量子コンピュータ開発動向と展望

量子コンピュータの開発動向は「量子ビット数の拡大」から「誤り訂正を成立させるための品質と実装工学」へ主戦場が移っている。2024–2025年は、しきい値を下回る誤り率での量子誤り訂正の実証、誤り訂正を前提にしたチップ／配線／冷却の高密度化、そして量子・古典融合計算基盤の整備が同時に進んだ時期である。

参考ドキュメント

Quantum error correction below the surface code threshold, Nature (2024-12-09 online / 2025) https://www.nature.com/articles/s41586-024-08449-y
Fujitsu and RIKEN develop world-leading 256-qubit superconducting quantum computer (2025-04-22) https://www.fujitsu.com/global/about/resources/news/press-releases/2025/0422-01.html
ムーンショット目標6 誤り耐性型汎用量子コンピュータ（JST） https://www.jst.go.jp/moonshot/program/goal6/index.html

1. 量子コンピュータを特徴づける物理量と評価軸

1.1 量子ビットと量子状態

量子ビット（qubit）は2準位系として近似され、純粋状態は

| ψ ⟩ = α | 0 ⟩ + β | 1 ⟩, | α |^{2} + | β |^{2} = 1

で表される。実機では環境との相互作用により混合状態になり、密度行列 $ρ$ を用いて

ρ \mapsto E (ρ)

（量子チャネル $E$ ）として不可避の雑音を記述する。

1.2 量子計算の「規模」は何で決まるか

単純な量子ビット数 $N$ だけでなく、少なくとも次が同時に効く。

ゲート誤り率（単一量子ビット・二量子ビット）、測定誤り率
コヒーレンス時間（ $T_{1}, T_{2}$ ）とゲート時間 $t_{gate}$
接続性（格子構造、全結合性、可変結合など）とコンパイル効率
同時並列性（並列ゲート実行、同時測定、読み出し帯域）
制御・読み出し系（室温機器、極低温エレクトロニクス、配線密度、熱侵入）
量子誤り訂正（QEC）が成立しているか（論理量子ビットの生成と維持）

一般に、緩和（ $T_{1}$ ）が支配的な場合、ゲートの誤り下限は概略 $ϵ ≳ O (t_{gate} / T_{1})$ で抑えられ、 $t_{gate}$ の高速化だけでは改善しきれず、材料・界面・配線・フィルタ・パッケージ由来の損失や雑音が支配要因になることが多い。

2. 主要ハードウェア方式の比較

方式	物理実体	強み	課題	誤り訂正との相性
超伝導（トランズモン等）	ジョセフソン接合・マイクロ波回路	高速ゲート、半導体/マイクロ波工学と親和	冷却・配線密度、クロストーク、材料欠陥（TLS）	表面符号（surface code）系が自然
イオントラップ	イオンの内部準位＋運動モード	高忠実度、長いコヒーレンス	ゲート速度、スケーリング（トラップ統合）	高忠実度を活かした論理実証が進む
中性原子（光ピンセット等）	原子配列＋リュードベリ相互作用	大規模配列、配置可変、室温側制御	二量子ビット忠実度、読み出し・再配置	トポロジカル/横断的操作など多様な設計余地
光（フォトニクス）	光子（時間多重等）	室温動作、通信と親和、集積フォトニクス	損失・検出効率、資源状態生成	ボソニック符号や光特有の設計が鍵
半導体スピン	Si/Ge量子ドット等	CMOSと親和、集積ポテンシャル	デバイスばらつき、制御線混雑	大規模集積が進めば有望
量子アニーリング	量子揺らぎ系	組合せ最適化に特化し実機利用が早い	汎用性（ゲートモデルと別）	QECは文脈が異なる

※2025年時点。ここで重要なのは、どの方式も「物理量子ビットの巨大化」だけでは目的が達せず、論理量子ビット（logical qubit）をどれだけ安定に供給できるかが勝負である点である。

3. 量子誤り訂正が開発を規定する理由

3.1 しきい値と論理誤り率のスケーリング

多くのQECでは、物理誤り率 $p$ が臨界値 $p_{th}$ を下回ると、符号距離 $d$ を増やすことで論理誤り率 $p_{L}$ が指数的に低下するという骨格を持つ。表面符号のイメージとして $p_{L} \approx A {(\frac{p}{p_{th}})}^{(d + 1) / 2}$ がよく用いられる（ $A$ は実装依存定数）。この「 $p < p_{th}$ を確実に満たす」ことが、2024–2025年の潮目の中心である。

3.2 オーバーヘッドの支配

表面符号では、論理量子ビット1個あたりに必要な物理量子ビット数は概ね $N_{phys} = O (d^{2})$ で増える。さらに、測定・復号（decoder）をリアルタイムに走らせる古典計算が不可欠であり、量子デバイス単体の問題ではなく「量子＋古典」合体系としての設計問題になる。

4. 世界の開発動向

4.1 2024–2025年の代表的トピック

年月	出来事（要旨）	意義（技術的に何が前進したか）
2024/12（論文公開）	表面符号メモリがしきい値以下で動作する領域の実証	「大きくすれば良くなる」領域に入ったことを示唆し、QECの実験が段階を上げた
2025/02	誤り訂正を前提にしたチップ設計（ボソニック／猫状態等）を強調する新チップの公表	誤り訂正を後付けせず、デバイス側で誤りモードを抑制する設計思想が前面化
2025/06	大規模フォールトトレラント機（例：2029目標）へ向けた工程表の提示	QEC符号（例：qLDPC）やモジュール化、復号実装を含めた「工学計画」へ踏み込んだ
2024/09–2025	トラップドイオンや中性原子で、誤り訂正・フォールトトレラント操作の要素技術を強調する発信が増加	方式間の競争軸が「量子ビット数」から「論理性能と復号可能性」へ移動

※2025年時点。この期間に共通しているのは、(i) 物理量子ビットの配列・配線の高密度化、(ii) 誤り訂正符号の刷新（表面符号だけでなく多様化）、(iii) リアルタイム復号を成立させる計算機実装、が三位一体で語られ始めた点である。

4.2 「量子＋古典」合体系としての最適化が本流化

QECは測定結果（シンドローム列）を古典側で処理し、次の制御にフィードバックする。従って、遅延 $τ$ が大きいと復号が追いつかず、論理誤り率が悪化する。概念的には $p_{L} = f (p, d, τ, crosstalk, \dots)$ であり、 $p$ だけを下げても不十分である。量子制御近傍に古典計算資源（FPGA、GPU、場合によっては極低温近傍計算）を配置する議論が増えているのは、この構造に由来する。

5. 日本の開発動向

5.1 ハードウェアと研究拠点

2025年春には、国内拠点における超伝導量子コンピュータの量子ビット数拡大（64→256）と高密度実装の進展が公表された。ここで強調されたのは、量子チップの高密度化だけでなく、冷凍機内部の高密度パッケージングや三次元配線など、実装工学の比重である。

5.2 量子・古典融合計算基盤の整備

産総研のG-QuATは、量子コンピューティングと古典計算（AI等）を相互補完的に利用する融合計算技術とユースケース創出を前面に掲げている。また、GPU搭載の計算基盤と複数QPUを統合する量子・古典融合基盤（ABCI-Q）を用意し、利用案内を公開している。量子計算が研究室内デモから「共有される計算資源」へ移るうえで、こうした基盤整備の意味は大きい。

5.3 国の目標設定と競争型支援

内閣府のムーンショット目標6は、誤り耐性型汎用量子コンピュータを長期目標として掲げ、2030年までに一定規模のNISQ機開発と実効的な誤り訂正実証を含む段階目標を示している。加えて、NEDOの懸賞金活用型制度では量子計算の開発環境提供や課題提示を含む枠組みが進んでおり、コンテスト形式でユースケースや技術の裾野を広げる設計になっている。Q-LEAPも量子情報処理技術領域を含む形で研究拠点形成と人材育成を含めて推進している。

5.4 日本の動向まとめ

項目	方向性	期待される効果
高密度実装（超伝導）	配線・パッケージ・冷却を含む統合	量子ビット数拡大と品質維持の両立
融合計算基盤	GPU＋QPU統合、共有利用	アルゴリズム検証・応用探索の加速
長期R&D目標	誤り耐性型汎用機へ段階設定	研究開発の評価軸を論理性能へ誘導
競争型・連携型支援	課題提示・開発環境提供	ユースケースと人材の層を厚くする

6. 物理と工学の論点：何が「次の壁」か

6.1 雑音スペクトルの設計問題

量子ビットは低周波ノイズ（ $1 / f$ ）、白色雑音、マイクロ波漏れ、振動、磁束雑音など複合要因で劣化する。重要なのは「雑音の強さ」だけでなく、周波数依存性 $S (ω)$ と制御波形が決める誤りチャネルである。たとえば位相緩和が支配的なら、デコヒーレンスは概念的に $⟨ σ_{+} ⟩ (t) \sim e^{- t / T_{2}}$ で抑えられ、位相誤りが増える。誤り訂正符号は誤りチャネル（ビット反転型か位相反転型か、相関の有無）に敏感であり、デバイス設計で誤りモードを整形する発想が強くなる。

6.2 配線密度と熱侵入

超伝導方式では、量子ビット数増大に伴う配線の物理的占有と熱流入が本質的制約になる。三次元配線や高密度パッケージングは、この制約の正面突破である。一方、中性原子や光は冷凍機依存を弱める代わりに、レーザー系の安定化や光学配置の大規模化という別の制約を持つ。方式間の比較は「制約の交換」であり、優劣は用途と到達点（論理性能）で決まる。

6.3 復号計算と遅延

復号は、測定列から誤りを推定して補正する問題であり、グラフ上の最短路・信念伝播などの最適化問題として実装されることが多い。復号の計算量・遅延が小さいほど、QECサイクルを短くでき、論理性能が上がる。したがって、量子コンピュータ開発は半導体・回路・アルゴリズムの境界領域へ自然に拡張する。

7. 応用の展望

7.1 近未来：融合計算としての利用

当面は、古典計算で主問題を回しつつ、量子側でサブタスク（特定構造のサンプリング、限定された量子化学部分問題、組合せ最適化のヒント生成など）を担う形が現実的である。融合計算基盤が整備されるほど、この探索は加速する。

7.2 中期：少数の論理量子ビットでの科学計算

誤り訂正が成立し、論理量子ビットが少数でも安定に供給できれば、量子相位推定（QPE）や誤り耐性な振幅推定など、深い回路を要する計算が初めて視野に入る。ここでは「論理ゲート数」や「論理エラー率」が支配的指標になる。

7.3 長期：汎用フォールトトレラントと産業利用

長期的には、論理量子ビットが数百〜数千規模へ到達し、数千万〜億オーダーの論理操作を現実時間で回せるかが一つの目標像となる。ただし、この到達には物理量子ビットが桁違いに必要になり得るため、符号設計（qLDPC等）、誤りモードを抑えるデバイス（ボソニック符号等）、モジュール接続の工学が鍵である。

まとめ

量子コンピュータの開発は、量子ビット数の競争から、誤り訂正が成立する品質領域へ入れるかどうかの競争へ移行している。今後の展望は、(1) デバイス側で誤りモードを抑える設計、(2) 復号を含む量子・古典合体系の工学、(3) 融合計算基盤による応用探索の拡大、の三つが噛み合うかで決まる局面である。

基礎

各手法の原理

量子コンピュータ開発動向と展望

参考ドキュメント

1. 量子コンピュータを特徴づける物理量と評価軸

1.1 量子ビットと量子状態

1.2 量子計算の「規模」は何で決まるか

2. 主要ハードウェア方式の比較

3. 量子誤り訂正が開発を規定する理由

3.1 しきい値と論理誤り率のスケーリング

3.2 オーバーヘッドの支配

4. 世界の開発動向

4.1 2024–2025年の代表的トピック

4.2 「量子＋古典」合体系としての最適化が本流化

5. 日本の開発動向

5.1 ハードウェアと研究拠点

5.2 量子・古典融合計算基盤の整備

5.3 国の目標設定と競争型支援

5.4 日本の動向まとめ

6. 物理と工学の論点：何が「次の壁」か

6.1 雑音スペクトルの設計問題

6.2 配線密度と熱侵入

6.3 復号計算と遅延

7. 応用の展望

7.1 近未来：融合計算としての利用

7.2 中期：少数の論理量子ビットでの科学計算

7.3 長期：汎用フォールトトレラントと産業利用

まとめ

関連研究

量子コンピュータ開発動向と展望 ​

参考ドキュメント ​

1. 量子コンピュータを特徴づける物理量と評価軸 ​

1.1 量子ビットと量子状態 ​

1.2 量子計算の「規模」は何で決まるか ​

2. 主要ハードウェア方式の比較 ​

3. 量子誤り訂正が開発を規定する理由 ​

3.1 しきい値と論理誤り率のスケーリング ​

3.2 オーバーヘッドの支配 ​

4. 世界の開発動向 ​

4.1 2024–2025年の代表的トピック ​

4.2 「量子＋古典」合体系としての最適化が本流化 ​

5. 日本の開発動向 ​

5.1 ハードウェアと研究拠点 ​

5.2 量子・古典融合計算基盤の整備 ​

5.3 国の目標設定と競争型支援 ​

5.4 日本の動向まとめ ​

6. 物理と工学の論点：何が「次の壁」か ​

6.1 雑音スペクトルの設計問題 ​

6.2 配線密度と熱侵入 ​

6.3 復号計算と遅延 ​

7. 応用の展望 ​

7.1 近未来：融合計算としての利用 ​

7.2 中期：少数の論理量子ビットでの科学計算 ​

7.3 長期：汎用フォールトトレラントと産業利用 ​

まとめ ​

関連研究 ​

量子コンピュータ開発動向と展望

参考ドキュメント

1. 量子コンピュータを特徴づける物理量と評価軸

1.1 量子ビットと量子状態

1.2 量子計算の「規模」は何で決まるか

2. 主要ハードウェア方式の比較

3. 量子誤り訂正が開発を規定する理由

3.1 しきい値と論理誤り率のスケーリング

3.2 オーバーヘッドの支配

4. 世界の開発動向

4.1 2024–2025年の代表的トピック

4.2 「量子＋古典」合体系としての最適化が本流化

5. 日本の開発動向

5.1 ハードウェアと研究拠点

5.2 量子・古典融合計算基盤の整備

5.3 国の目標設定と競争型支援

5.4 日本の動向まとめ

6. 物理と工学の論点：何が「次の壁」か

6.1 雑音スペクトルの設計問題

6.2 配線密度と熱侵入

6.3 復号計算と遅延

7. 応用の展望

7.1 近未来：融合計算としての利用

7.2 中期：少数の論理量子ビットでの科学計算

7.3 長期：汎用フォールトトレラントと産業利用

まとめ

関連研究